Displayauflösung
BT817/818 unterstützen LCD-Displays mit insgesamt bis zu 1 Megapixel und bis zu 2048 Pixel pro Zeile.
Ihr flexibles Timing unterstützt LCD-Auflösungen von 1920 x 480, 1440 x 540, 1280 x 800, 1024 x 600, 800 x 600, 800 x 480, 480 x 272, 320 x 240 u.v.m.
Dedizierte PCLK-PLL-Schleife und 2X-Pixel-Modus
BT817/818 verfügen über zwei unabhängige PLL-Schleifen, die vom Quarzoszillator die Taktfrequenzen SYSCLK und PCLK generieren.
PLL1 generiert SYSCLK-Takte für alle internen Schaltungen, einschließlich der Grafik-Engine, der Audio-Engine und der Touch-Engine. Die PCLK PLL (PLL2) generiert bei Konfiguration im Exsync-Modus Takte für die RGB-Schnittstelle. Dies ermöglicht die unabhängige Einstellung von PCLK und SYSCLK. Die PCLK-Frequenz kann höher als die SYSCLK-Frequenz sein (bis zu 96 MHz).
Wenn PCLK >= SYSCLK, muss REG_PCLK_2X 1 sein, damit die Grafik-Engine 2 Pixel pro SYSCLK an den EXTSYNC-Block sendet.
Unterstützung für nicht quadratische Pixel
Wir erklären Ihnen die Funktionsweise anhand eines Beispiels.
Eine beliebte Panel-LCD-Auflösung ist 800×480. Daraus ergibt sich ein logisches Seitenverhältnis von 800/480 = 1,6667. Die physische Größe des Panels beträgt jedoch 153,84 × 85,63 mm, was einem Seitenverhältnis von 1,796 entspricht. Dieser Unterschied bedeutet, dass das Panel nicht quadratische Pixel aufweist. Anhand dessen lässt sich die logische Breite des Panels bei konstanter Höhe berechnen:
480 × (153,84/85,63) = 862,3
Wenn also eine Grafik mit 862 × 480 gerendert wird und die Größe dann auf 800 × 480 geändert wird, können wir das Display so behandeln, als hätte es quadratische Pixel. Um dieses Panel zu konfigurieren, gilt es, REG HSIZE auf 862 zu setzen und dann den Befehl cmd hsf(800) einzugeben.
Entwicklungsunterstützung
Wir haben das ME817EV-Entwicklungsboard und das 7-Zoll TFT LCD-Panel RiTFT-70H-CAP mit 1024 x 600 und kapazitivem Touchscreen im Angebot. Das Display ist vollständig mit ME817EV kompatibel.
Um das HMI-Design zu vereinfachen, bietet Bridgetek EVE Screen Designer (ESD) an, der durch die Entwicklungsumgebung generierte Code ist jedoch spezifisch für die Mikrocontroller der FT9XX-Serie und das Verfahren zum Portieren des generierten Codes ist nur für die STM32L4XX-Plattform verfügbar.
Wenn Sie die FT9XX-Serie nicht als MCU verwenden, können Sie stattdessen den EVE Screen Editor (ESE) verwenden, um individuelle Bildschirmanzeigen zu designen und eigene Logik-Codes für den Wechsel zwischen Bildschirmanzeigen zu schreiben.
Der EVE-Chipvergleich hilft Ihnen bei der Auswahl der richtigen integrierten Schaltungen (ICs) für Ihre Anwendung.
Der EVE-Chipvergleich
Der EVE-Chipvergleich hilft Ihnen bei der Auswahl der richtigen integrierten Schaltungen (ICs) für Ihre Anwendung.
Haben Sie Interesse an weiteren Informationen? Oder haben Sie sonstige Fragen? Füllen Sie einfach das folgende Formular aus und wir helfen Ihnen gerne weiter.
Gefallen Ihnen unsere Artikel? Verpassen Sie jetzt keine mehr! Sie müssen sich um nichts kümmern, wir arrangieren die Lieferung an Sie.
Displayauflösung
BT817/818 unterstützen LCD-Displays mit insgesamt bis zu 1 Megapixel und bis zu 2048 Pixel pro Zeile.
Ihr flexibles Timing unterstützt LCD-Auflösungen von 1920 x 480, 1440 x 540, 1280 x 800, 1024 x 600, 800 x 600, 800 x 480, 480 x 272, 320 x 240 u.v.m.
Dedizierte PCLK-PLL-Schleife und 2X-Pixel-Modus
BT817/818 verfügen über zwei unabhängige PLL-Schleifen, die vom Quarzoszillator die Taktfrequenzen SYSCLK und PCLK generieren.
PLL1 generiert SYSCLK-Takte für alle internen Schaltungen, einschließlich der Grafik-Engine, der Audio-Engine und der Touch-Engine. Die PCLK PLL (PLL2) generiert bei Konfiguration im Exsync-Modus Takte für die RGB-Schnittstelle. Dies ermöglicht die unabhängige Einstellung von PCLK und SYSCLK. Die PCLK-Frequenz kann höher als die SYSCLK-Frequenz sein (bis zu 96 MHz).
Wenn PCLK >= SYSCLK, muss REG_PCLK_2X 1 sein, damit die Grafik-Engine 2 Pixel pro SYSCLK an den EXTSYNC-Block sendet.
Unterstützung für nicht quadratische Pixel
Wir erklären Ihnen die Funktionsweise anhand eines Beispiels.
Eine beliebte Panel-LCD-Auflösung ist 800×480. Daraus ergibt sich ein logisches Seitenverhältnis von 800/480 = 1,6667. Die physische Größe des Panels beträgt jedoch 153,84 × 85,63 mm, was einem Seitenverhältnis von 1,796 entspricht. Dieser Unterschied bedeutet, dass das Panel nicht quadratische Pixel aufweist. Anhand dessen lässt sich die logische Breite des Panels bei konstanter Höhe berechnen:
480 × (153,84/85,63) = 862,3
Wenn also eine Grafik mit 862 × 480 gerendert wird und die Größe dann auf 800 × 480 geändert wird, können wir das Display so behandeln, als hätte es quadratische Pixel. Um dieses Panel zu konfigurieren, gilt es, REG HSIZE auf 862 zu setzen und dann den Befehl cmd hsf(800) einzugeben.
Entwicklungsunterstützung
Wir haben das ME817EV-Entwicklungsboard und das 7-Zoll TFT LCD-Panel RiTFT-70H-CAP mit 1024 x 600 und kapazitivem Touchscreen im Angebot. Das Display ist vollständig mit ME817EV kompatibel.
Um das HMI-Design zu vereinfachen, bietet Bridgetek EVE Screen Designer (ESD) an, der durch die Entwicklungsumgebung generierte Code ist jedoch spezifisch für die Mikrocontroller der FT9XX-Serie und das Verfahren zum Portieren des generierten Codes ist nur für die STM32L4XX-Plattform verfügbar.
Wenn Sie die FT9XX-Serie nicht als MCU verwenden, können Sie stattdessen den EVE Screen Editor (ESE) verwenden, um individuelle Bildschirmanzeigen zu designen und eigene Logik-Codes für den Wechsel zwischen Bildschirmanzeigen zu schreiben.
Der EVE-Chipvergleich hilft Ihnen bei der Auswahl der richtigen integrierten Schaltungen (ICs) für Ihre Anwendung.
Der EVE-Chipvergleich
Der EVE-Chipvergleich hilft Ihnen bei der Auswahl der richtigen integrierten Schaltungen (ICs) für Ihre Anwendung.
Haben Sie Interesse an weiteren Informationen? Oder haben Sie sonstige Fragen? Füllen Sie einfach das folgende Formular aus und wir helfen Ihnen gerne weiter.
Gefallen Ihnen unsere Artikel? Verpassen Sie jetzt keine mehr! Sie müssen sich um nichts kümmern, wir arrangieren die Lieferung an Sie.
