Leiterplattendesign Teil #2 – Wie können Komponenten richtig angeordnet werden?

Das Komponenten-Layout ist ein wichtiger Schritt, der darauf abzielt, störende Spannung und Strahlung zu minimieren und die insgesamte Störfestigkeit zu verbessern. Das Grundprinzip besteht darin, höhere logische Schaltungen näher an den Anschluss und langsamere logische Schaltungen weiter entfernt vom Anschluss anzubringen. Manchmal ist es nicht möglich, allen Empfehlungen gerecht zu werden, es sollte jedoch stets nach einem Kompromiss gesucht und mindestens eine Regel bzw. je nach Möglichkeit so viele Regeln wie möglich eingehalten werden.

Die Grundprinzipien für die Aufbringung von Komponenten beinhalten in erster Linie folgende Faktoren:

1. Anbringung von Komponenten von höheren zu geringeren Brandbreiten.
2. Gegenseitige physische Trennung von bestimmten Funktionsblöcken (analog, digital, I/O, Stromleitung).
3. Minimierung von Abständen mit dem Ziel, Stromschleifen zu beseitigen.

Die Erdung ist von größter Bedeutung. Es gibt zwei Erdungsarten:

1. Einzelpunkt – A
2. Einzelpunkt parallel – B
3. Mehrpunkt – C

Die Mehrpunkt-Erdung ist für hohe Frequenzen und somit auch für digitale Anwendungen geeignet. Es sollte eine Mehrlagenplatine verwendet werden. Die Anordnung und Dicke bestimmter PCB-Ebenen bestimmt sich nach der insgesamten Leiterplattenimpedanz (üblicherweise Z = 50 Ω). Es wird das Vorhandensein einer kontinuierlich leitfähigen Schicht- GND in mindestens einer separaten Leiterplatten-Bahn vorausgesetzt. Das Prinzip basiert auf der Tatsache, dass jeder Pin einer Komponente, die mit einem GND-Potential verbunden werden muss, auf dem kürzest möglichen Weg mit einer leitenden Schicht verbunden werden soll. Dieselbe Empfehlung sollte beim Anschließen der Stromversorgungs-Pins von Komponenten angewandt werden. Die Verwendung einer leitenden Schicht für ein gemeinsames Signal (GND) resultiert in einer Minimierung von Stromschleifen und in einer Verringerung parasitärer Induktivitäten von Bahnen.
Die Filterung der Stromversorgung in elektronischen Schaltkreisen zählt gemeinsam mit der Erdung zu den wichtigsten Regeln, die beim Leiterplattendesign zu berücksichtigen sind. Die Notwendigkeit einer Verwendung von Entkoppelkondensatoren basiert auf der Annahme, dass "jede Stromversorgung weit von der Belastung entfernt ist". Angenommen, dass der Impulsstromverbrauch eines HCMOS-Gatters für 3,5 ns 15 mA beträgt, ist die Verzögerung eines Signals auf einer Leiterplatte (und ebenfalls des Versorgungsstroms) höher als 0,1 ns/cm, die Reaktionszeit eines Reglers bei einer schrittweisen Veränderung des Stromverbrauchs beträgt ca. ~ 1 µs. In diesem Fall ist es erforderlich, ein Gatter über eine sehr nahe und schnelle Spannungsquelle mit Strom zu versorgen, einem Kondensator. Die angemessene Funktionalität von Entkoppelkondensatoren hängt von deren Kapazität, ESR und ihrer Position auf einer Leiterplatte ab.

Je nach Funktion werden drei Arten von Entkoppelkondensatoren unterschieden:

1. Filterung (Bypassing) – Funktion als Breitbandfilter für die Stromversorgung einer gesamten Leiterplatte oder deren Bestandteile. Hebt den Einfluss der Stromversorgungsleitungs-Induktivität auf. (C1, C2, C8; C1 a C8 ≈ 10µF bis 1000µF). Wählen Sie nach Möglichkeit stets die größtmögliche Kapazität aus.
2. Lokal (Decoupling) – Funktion als lokale Energiequelle für Komponenten. Außerdem werden Impulsströme verringert, die durch die ganze Leiterplatte gehen würden. Diese Kondensatoren müssen ausgezeichnete Hochfrequenz-Eigenschaften aufweisen. Es ist erforderlich, diese so nahe wie möglich an den Pin einer Komponente anzubringen (C4, C5, C6, C7 ≈ 100pF bis 0,1µF)
3. Grupp (Bulk) – unktion als Energiequelle für das gleichzeitige Laden mehrerer kapazitiver Lasten. In der Nähe eines Mikroprozessors ist C3 ≈ 10µF.

Der Entkoppelkondensator muss stets auf dem Weg zwischen Quelle und Last angebracht sein. Alle Verbindungen müssen so gestaltet werden, dass minimale Stromschleifenflächen vorhanden sind. Die Impedanz der Bahnen (vor allem parasitäre Induktivitäten gemäß L1 bis L4) sind durch so kurz wie mögliche Bahnen und durch die Verwendung leitender Flächen zu minimieren. Parasitäre Induktivitäten gemäß L5 und L6 werden automatisch beseitigt.

Was ist im Fall eines digitalen Schaltkreises?

Die Voraussetzungen für ein qualitativ hochwertiges Leiterplattendesign bei digitalen Anwendungen beginnt bereits beim Schaltkreisentwurf (Entwurfsplanung). Es ist erforderlich, dass Impulsströme minimiert werden, da bei digitalen Schaltkreisen schnell zwischen Gattern umgeschaltet wird. Bei digitalen Schaltkreisen sollte versucht werden, so wenig wie mögliche simultan geschaltete Gatter zu verwenden. Der Software kommt eine größere Bedeutung zu. Es muss außerdem eine geeignete Logik in Bezug auf die Eingangskapazitäten und die Impulsstromanforderungen, die Berechnung der Entkoppelkondensatoren (Impulsverbrauch, Störfestigkeit, Ausgangslast), den Umgang mit nicht verwendeten Eingängen (nicht definierten Status vermeiden) ausgewählt werden.

Bei der Vorbereitung des Leiterplattendesigns sollten zur Minimierung von Stromschleifenflächen ein passendes Konzept in Bezug auf das Bus-System und die Stromleitungen sowie deren Aufbringung an die Leiterplatte angewandt werden, SMT-Komponenten (diese sind kleiner als TH-Komponenten) verwendet werden, Komponenten mit Strom-Pins auf den gegenüberliegenden Seiten ausgewählt werden – hierdurch bietet sich die Möglichkeit zur Entkopplung durch einen SMT-Kondensator direkt vor Ort an den Stromversorgungsleitungen eines bestimmten integrierten Schaltkreises. Bei sehr schnellen Schaltkreisen sind keine Buchsen zu verwenden.

Welche Faktoren müssen beim Leiterplattendesign berücksichtigt werden, um Interferenzen zu vermeiden?

Leiterplatten müssen so gestaltet sein, dass sie das Prinzip der elektromagnetischen Verträglichkeit (Electromagnetic Compatibility, EMC) einhalten. Die elektromagnetische Verträglichkeit eines Elektrogeräts gründet auf der Tatsache, dass das Elektrogerät durch seinen Betrieb nicht andere Geräte in der Umgebung beeinträchtigen darf und dass das Gerät immun gegenüber Umgebungsstörungen sein muss. Das Leiterplattendesign im Hinblick auf die elektromagnetische Verträglichkeit beginnt bereits bei der elektrischen Entwurfsgestaltung. Als Faustregel lässt sich sagen, dass ein Elektrogerät, das „nicht strahlt“ auch störsicher ist.

Die Grundregeln des Leiterplattendesigns im Hinblick auf die EMC umfassen in erster Linie:

1. Minimierung von Strömen in elektronischen Schaltkreisen – über die Auswahl geeigneter Komponenten-Typen, die Auswahl von Schaltkreisen in Bezug zu den Eingangsimpedanzen usw.
2. Minimierung des Frequenzspektrums – keine Verwendung unnötig schneller Komponenten (steigende und fallende Flanken). Sinnlos schnelle Datenkommunikation.
3. Filterung und Schutz von Eingangs-/Ausgangsklemmen – ESD-Schutz (elektrostatische Entladung) und Lösung von Übergangseffekten, Begrenzung von Strahlung durch Blei.
4. Minimierung von Stromschleifen und Bahnlängen – Stromschleifen lassen sich durch eine angemessene Aufbringung von Komponenten, Bahnplatzierung, Erdung, Stromversorgungsbahnen sowie eine angemessene Verwendung von Filterkondensatoren minimieren.
5. Abschirmung – Strahlungsunterdrückung und gleichzeitige Steigerung der Störfestigkeit. Das Leiterplattendesign im Hinblick auf die elektromagnetische Verträglichkeit (EMC) ist ein relativ komplexer Vorgang. Im Allgemeinen lässt sich sagen, dass bei Einhaltung bestimmter Empfehlungen alles Mögliche getan wurde, um die EMC herzustellen.

Wie kann die Leiterplatte getestet werden? Weitere Informationen folgen in unserem nächsten Artikel. Veröffentlichung demnächst…
Mit unserem kostenlosen Newsletter sind Sie immer bestens informiert. Sie erhalten neuste Artikel unter den ersten.
ANMELDUNG